SK 海力士展现新式 PLC：选用双 25 bit 单元写入速度看齐 TLC
IT之家 8 月 20 日音讯，三星电子计划下一年出产第 9 代 V-NAND 闪存，将沿袭双层仓库架构，超越 300 层；而SK 海力士计划 2025 年上半年量产三层仓库架构的 321 层 NAND 闪存。
实际上，进步存储密度的手法除了进步层数外也还包括其他计划。现在，4bit 单元（QLC）型 3D NAND 闪存现已完成商业化，并且 SSD 获益于此也现已变成了“白菜价”。
尽管 SSD 现在现已有开端提价的痕迹，但几家大厂渐渐的开端研制下一代的5 bit 单元（PLC）计划，信任接下来我们就能用上容量更大、速度更快的固态硬盘。
在 FMS 2023 闪存峰会上，SK 海力士就展现了其新式 PLC（5-Bit MLC）技能的研究成果。
这一技能原理上相似铠侠 2019 年开发的 Twin BiCS FLASH 技能，简略来说便是用两个 2.5 bit 单元，这样双线程一起写入的线 bit 存储快得多。
在 5 bit 单元中，一个存储单元中能够包括 32 个不同的阈值电压（IT之家注：即 25），而惯例方法下用 PLC 写入并验证 32 个不同的阈值电压所需时刻是 TLC 的近 20 倍，这显然是用户没有办法承受的。
因而，SK 海力士规划了一种新式 PLC，将一个 5bit 单元分为两个 2.5 bit 点位，每个点也存储 2.5 bit。然后归纳各个点的数据取得 5 bit 数据，这样就能够使 PLC 写入时刻与 TLC（3bit 单元）大致相同。
实际上，Solidigm 一年前现已展现过首款选用 PLC-NAND 的 SSD，它沿袭了当时 QLC-NAND 相同的 192 层闪存，但由于每个单元由 5 bit（而非 4 bit）点组成，其密度添加至 23.3 Gbit / mm²，创下了最高记载；而凭仗 321 层的第 9 代新式 TLC-NAND，估计 SK 海力士有望到达 20 Gbit / mm² 以上的密度。当然，更多的层数也代表着更多的作业过程和更高的本钱，估计前期产品仍然还会很贵。
